フラッシュメモリの基本構造 フラッシュメモリセルのデバイス基本構造を見ていきましょう。 フラッシュメモリセルは、P型半導体基板にN + のソース・ドレインが設けられ、P型基板上にトンネル酸化膜・浮遊ゲート・絶縁膜・制御ゲートが積層した構造になっています。

フラッシュメモリのデータを記録する部分の最小単位を「セル」と呼びます。 セルは、「フローティングゲート」と呼ばれる部分に電子を蓄えたり放出したりすることで、データの読み書きを行っています。 データの書き込みや消去を行う際は、電子が「トンネル酸化絶縁膜」という部分を突き破って移動し、これによって酸化膜は徐々に劣化していきます。

図1 がそのフラッシュメモリーのセルの基本構造である。 通常のNMOSによく似た構造であるが、異なるのはゲートが二重構造になっていること。 まずP型半導体と接する部分にトンネル酸化膜と呼ばれる薄い絶縁構造があり、その上にFloating Gate (浮遊ゲート)と呼ばれる部分がある。 さらにその上に絶縁膜を挟んでゲートが構築されるという構造である。