Switch to Bing in English
Copilot
あなたの日常的な AI アシスタント
約 33,100 件の結果
  1. この資料は、Quartus Prime 開発ソフトウェアにおけるデバイスのピン・アサイン設定に関して説明しています。 主に、ユーザ回路のピンを Pin Planner を用いて、ターゲット・デバイスのピン番号に割り当てる(アサインする)方法を紹介します。

    Quartus Prime はじめてガイド - ピン・アサインの方法

    www.macnica.co.jp/business/semiconductor/articles/pdf/ELS1411_Q1510_10__1.pdf
    www.macnica.co.jp/business/semiconductor/articles/pdf/ELS1411_Q1510_10__…
    これは役に立ちましたか?
  2. 他の人はこちらも質問
    quartus ® デザインで、hps 側のピンのロケーション・アサインメントは必要ですか?
    SoC FPGA デバイスをターゲットにした Quartus ® デザインでは、基本的には HPS 側のピンのロケーション・アサインメントは不要になっています。 HPS 側のピン配置については、ユーザーが指定するプラットフォーム・デザイナーの HPS コンポーネントのオプション設定情報を元に Quartus ® が自動的に判断してくれます。 一方で、Assignment Editor で HPS 側のピンのロケーション・アサインメントを指定することもできるようになっているため、誤ったロケーションが指定されるとトラブルの元になってしまいます。

    SoC FPGA の HPS ピンのロケーション・アサインメント注意点

    malt.zendesk.com
    Quartus II を用いてピン・アサイン制約を設定するにはどうすればよいですか?
    上記のように、Quartus II を用いてピン・アサイン制約を設定する方法としては、GUIベースの “Pin Planner”と、“CSV”ベースの2つのインポート方法が用意されている。 このため、設計者は使用するチップの種類や作業効率、設計の熟練度などに応じて、設定しやすい方法でピン・アサインを行うことができる。 2つ目の制約は、タイミング制約である。 チップ内外でクロック周波数や入出力のタイミングがマッチしないと、チップやシステムレベルで不具合を引き起こしたり、十分な演算性能が得られなかったりする可能性がある。 チップ内部や入出力の回路が複雑になればなるほど、タイミング制約の設定もより複雑となる。

    第12回 技術者のための回路設計開発フロー その2「制約条件の

    edn.itmedia.co.jp
    Quartus II で可視化ツール「pin planner」って何?
    Quartus II ではピン情報の編集を行うために可視化ツール「Pin Planner（ピン･プランナ）」が搭載されている。 この機能を使用し、作成した回路（デザイン）の入力ピン、出力ピンおよび双方向ピンを FPGA の目的のピンに割り当てることができる（図1）。 このPin PlannerはGUIを使用して、ドラッグ＆ドロップなどグラフィカルにピンの設定が行える。 このため、Quartus II を初めて使用する設計者でも比較的容易に操作できる点が特徴だ。 また、Pin Plannerではピンの割り当てだけではなく、ピンのI/O規格の設定や未使用ピンの処理方法なども設定することができる。

    第12回 技術者のための回路設計開発フロー その2「制約条件の

    edn.itmedia.co.jp
    quartus prime 開発ソフトウェアとは何ですか?
    Quartus Prime 開発ソフトウェアでは、デバイスの信号品質(シグナル・インテグリティ)の問題をあらかじめ防止するために、ピン配置ルールにもとづき、ピン・アサインの妥当性を検証しています。 (第 6 章 Live I/O Checking、第 7 章 I/O Assignment Analysis。

    Quartus Prime はじめてガイド - ピン・アサインの方法

    macnica.co.jp
    フィードバック
  3. 株式会社マクニカ
    https://www.macnica.co.jp/business/semiconductor/...
    [PDF]

    Quartus Prime はじめてガイド - ピン・アサインの …

    macnica.co.jp の検索結果のみを表示
  4. zendesk.com
    https://malt.zendesk.com/hc/ja/articles/900005300286

    SoC FPGA の HPS ピンのロケーション・アサインメント注意点 ...

  5. Quartus ピンアサインの画像

    bing.com/images
    すべての画像を見る
  6. EDN Japan
    https://edn.itmedia.co.jp/edn/articles/1005/20/news106.html

    第12回 技術者のための回路設計開発フロー その2「制約条件の ...

  7. 123deta JP
    https://123deta.com/document/qmw5g79z-はじめて...

    Quartus II はじめてガイド - ピン・アサインの方法 - 123deta JP

  8. Yumpu
    https://www.yumpu.com/la/document/view/37251988/quartus...

    Quartus II はじめてガイド - ピン・アサインの方法 - fpga - Yumpu

  9. Qiita
    https://qiita.com/ka9e/items/ee14cda252d857facb0f

    FPGA未経験者がDE0-Nanoを初めて動かす際にハマりそうな ...

  10. Qiita
    https://qiita.com/uukxu/items/cfe87372be2117bc4e7c

    あのFPGAボードで 7セグメントLED をドライブする① #FPGA

  11. htlab.net
    https://htlab.net/electronics/pld/altera/max2-cpld...

    MAX II CPLD Windows11チュートリアル - HTLAB.NET（高 ...

このサイトを利用すると、分析、カスタマイズされたコンテンツ、広告に Cookie を使用することに同意したことになります。サード パーティの Cookie に関する詳細情報|Microsoft のプライバシー ポリシー